

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07321429 A

(43) Date of publication of application: 08.12.95

(51) Int. Cl

H05K 1/02

(21) Application number: 07062629

(22) Date of filing: 22.03.95

(30) Priority:

31.03.94 JP 06 63930

(71) Applicant:

CANON INC

(72) Inventor:

INAGAWA HIDEHO ARAKAWA TOMOYASU

OTAKI TORU TAKEUCHI YASUSHI AISAKA TORU

TERAYAMA YOSHIMI

(54) PRINTED-WIRING BOARD AND DESIGNING METHOD


(57) Abstract:

PURPOSE: To suppress a radiation noise with high efficiency by a method wherein power-supply lines or grounding lines are formed at prescribed intervals in respectively different directions in a plurality of conductor layers.

CONSTITUTION: A plurality of power-supply lines 14a, 15a lie at prescribed intervals on the surface A of a double-sided printed-wiring board 11 in a state that they are arranged in parallel with grounding lines 12a, 13a. Then as a whole, the grounding lines 12a, 13a and the power-supply lines 14a, 15a remain alternate at prescribed intervals. In addition, a plurality of grounding lines 12b, 13b and a plurality of power-supply lines 14b, 15b remain extended and installed also on the rear B so as to be parallel with each other. The lines remain extended and installed on the rear B in such a way that they are at right angles to the lines on the surface A. Then, they remain connected by through holes on their intersections. Thereby, the inductance of conductor layers is made uniform, and a capacitance

between a power-supply pattern and a grounding pattern is increased.

COPYRIGHT: (C)1995,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-321429

(43)公開日 平成7年(1995)12月8日

(51) Int.Cl.⁶

使別記号

庁内整理番号

FΙ

技術表示箇所

H05K 1/02

N

P

審査請求 未請求 請求項の数24 OL (全 14 頁)

(21)出願番号

特膜平7-62629

(22)出顧日

平成7年(1995) 3月22日

(31) 優先権主張番号 特額平6-63930

平6 (1994) 3 月31日

(32) 優先日 (33) 優先権主張国

日本 (JP)

(71)出版人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 稲川 秀穂

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(72) 発明者 荒川 智安

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(72)発明者 大滝 徹

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(74)代理人 弁理士 大塚 康徳 (外1名)


最終頁に続く

(54)【発明の名称】 ブリント配線板および設計方法

(57)【要約】

【目的】 放射ノイズを効率良く抑制し得るプリント配線板を提供する。

【構成】 第一の方向に沿って所定間隔で並ぶ複数本の電源ライン14 a, 15 a が形成された第一の導電層と、第一の方向と交差する第二の方向に沿って所定間隔で並ぶ複数本の電源ライン14 b, 15 b が形成された第二の導電層と、第一の導電層の電源ライン14 a, 15 a と第二の導電層の電源ライン14 b, 15 b とをこれらの交差部分でそれぞれ接続する複数のめっきスルーホール18, 19 とを具え、電源ライン14 a, 14 b, 15 a, 15 b は、細い線幅のものと複数本のこれら細い線幅の電源ライン15 a, 15 b を介して並ぶ太い線幅のものとで構成した。前記所定間隔は搭載されるI Cの立ち上がり時間若しくは立ち下がり時間によって決定される。



【特許請求の範囲】

【請求項1】 平行に延設された複数の電源ラインと、 この電源ラインの間を走る信号ラインとが混在するプリ ント配線板を設計する方法であって、

a:問題とする周波数を決定し、

b:この周波数に基づいて電源ライン同士において開け るべき間隔を決定することを特徴とするプリント配線板 の設計方法。

【請求項2】 a工程において決定された前記問題となる周波数を、前記配線板を構成する材料の誘電率によっ 10 て補正することを特徴とする請求項1に記載のプリント配線板の設計方法。

【請求項3】 前記 a 工程において、前記配線板を流れるとされる信号に含まれるであろう高次高調波の周波数を問題の周波数と定めることを特徴とする請求項1に記載のプリント配線板の設計方法。

【請求項4】 前記 a 工程において、この配線板に実装される I C素子立ち上がり特性 t r若しくは立ち下がり特性 t fに基づいて前記問題の周波数を決定することを特徴とする請求項1 に記載のプリント配線板の設計方法。

【請求項5】 前記b工程において、前記a工程において決定された前記問題となる周波数に対応する波長の略20分の1以下の長さを前記間隔と定めることを特徴とする請求項1に記載のプリント配線板の設計方法。

【請求項6】 前記配線基板は複数の電力供給ラインと 複数の電力リターンラインとを前記電源ラインとして有 し、

前記b工程において、前記間隔を、互いに隣り合う電力 供給ラインと電力リターンラインの間隔として決定する 30 ことを特徴とする請求項1に記載のプリント配線板の設 計方法。

【請求項7】 前記複数の電力供給ラインと前記複数の電力リターンラインとを、電力供給ラインと電力リターンラインとが交互に平行して並ぶように繰り返して配置することを特徴とする請求項1に記載のプリント配線板の設計方法。

【請求項8】 第1の複数の電源ラインが平行して延設 される第1の導電層と、

この第1の導電層から所定距離だけ絶縁層を介して離間 40 されると共に、第2の複数の電源ラインが平行して延設 される第2の導電層と、

前記第1の導電層の前記第1の複数の電源ラインと前記第2の導電層の前記第2の複数の電源ラインとが交差する夫々の位置において、交差する2つの電源ラインを電気的に接続するための複数のスルーホールを有するプリント配線板を設計する方法であって、

a:問題とする周波数を決定し、

b:この周波数に基づいて、任意の電源ライン同士を接 b:この周波数に基づいて 続する2つのスルーホールの間隔を決定することを特徴 50 形成する断面積を決定し、

とするプリント配線板の設計方法。

【請求項9】 a工程において決定された前配問題となる周波数を、前配配線板を構成する材料の誘電率によって補正することを特徴とする請求項8に配載のプリント配線板の設計方法。

【請求項10】 前記a工程において、前記配線板を流れるとされる信号に含まれるであろう高次高調波の周波数を問題の周波数と定めることを特徴とする請求項8に記載のプリント配線板の設計方法。

【請求項11】 前記 a 工程において、この配線板に実装される I C素子立ち上がり特性 tr若しくは立ち下がり特性 tfに基づいて前記問題の周波数を決定することを特徴とする請求項8に記載のプリント配線板の設計方法。

【請求項12】 前記b工程において、前記a工程において決定された前記問題となる周波数に対応する波長の略20分の1以下の長さをスルーホール間の間隔と定めることを特徴とする請求項8に記載のプリント配線板の設計方法。

20 【請求項13】 前記2つのスルーホールは互いに隣り 合っていることを特徴とする請求項8に記載のプリント 配線板の設計方法。

【請求項14】 前記b工程において、前記決定された間隔以下の離間距離を有する任意の2つの電源ラインを前記第1の導電層上において選択し、この2つの電源ラインと、この2つの電源ラインと交差する前記第2の導電層上の2本の電源ラインとをスルーホールによって接続することを特徴とする請求項8に記載のプリント配線板の設計方法。

【請求項15】 前記配線基板は、互いに平行な第1の 複数の電力供給ラインと互いに平行な第1の複数の電力 リターンラインとを前記第1の導電層に有し、互いに平 行な第2の複数の電力供給ラインと互いに平行な第2の 複数の電力リターンラインとを前記第2の導電層に有 し、更に、

c:前記第1の導電層において、前記第1の複数の電力 供給ラインと前記第1の複数の電力リターンラインと を、電力供給ラインと電力リターンラインとが交互に平 行して並ぶように繰り返して配置する共に、前記第2の 導電層において、前記第2の複数の電力供給ラインと前 記第2の複数の電力リターンラインとを、電力供給ラインと電力リターンラインとが交互に平行して並ぶように 繰り返して配置することを特徴とする請求項8に記載の プリント配線板の設計方法。

【請求項16】 平行に延設された複数の電源ラインと、この電源ラインの間を走る信号ラインとが混在するプリント配線板を設計する方法であって、

a:問題とする周波数を決定し、

b:この周波数に基づいて2つの隣り合う電源ラインが 形成する断面積を決定し、

2

c:この断面積に基づいて前配隣り合う電源ラインにお いて開けるべき間隔を決定することを特徴とするプリン ト配線板の設計方法。

【請求項17】 第1層上に複数の電力供給ラインと複 数の電力リターンラインとが形成されたプリント配線板

前記複数の電力供給ラインと前記複数の電力リターンラ インとは、互いに平行に交互に前記第1層上において配 設されており、

隣り合う電力供給ラインと電力リターンラインとの間隔 10 は、この配線基板において問題となる周波数に基づいて 決定されたことを特徴とするプリント配線板。

【請求項18】 前記プリント配線板は、前記第1層と 所定距離離間する第2層上において複数の電力供給ライ ンと複数の電力リターンラインとを更に有し、

前記第1層の電力供給ラインと前記第2層の電力供給ラ インとはそれらの交叉点においてスルーホールによって 接続され、前配第1層の電力リターンラインと前配第2 層の電力リターンラインとはそれらの交叉点においてス ルーホールによって接続されていることを特徴とする請 20 求項17に記載のプリント配線板。

【請求項19】 前記1層において、交互に並んだ電力 供給ラインと電力リターンラインとの間に信号ラインが 配設されていることを特徴とする請求項17に記載のブ リント配線板。

【請求項20】 前記問題となる周波数は、この配線板 に実装されるIC素子立ち上がり特性tr若しくは立ち 下がり特性tfに基づいて決定されたことを特徴とする 請求項17に記載のプリント配線板。

【請求項21】 前記配線板の波長短縮率をαとする と、前記隣り合う電力供給ラインと電力リターンライン との間隔は、

 $\alpha \cdot (\pi \times C \times t) / (3 \times 2 \times 20)$

であることを特徴とする請求項20に記載のプリント配

【請求項22】 この配線板に実装されるIC素子立ち 上がり特性tr若しくは立ち下がり特性tfが約1nsであ る場合に、前記間隔は7.5ミリメートル以下に設定し たことを特徴とする請求項21に記載したプリント配線

【請求項23】 第1層上に複数の電力供給ラインと複 数の電力リターンラインとが形成されたプリント配線板

前記複数の電力供給ラインと前記複数の電力リターンラ インとは、互いに平行に交互に前記第1層上において配 設されており、

前配複数の電力供給ラインは、n(≥2)本の並んだ細 いライン毎に1本の太いラインとからなるパターンを有

だ細いライン毎に1本の太いラインとからなるパターン を有し、

隣り合う電力供給ラインと電力リターンラインとの間隔 は、この配線基板において問題となる周波数に基づいて 決定されたことを特徴とするプリント配線板。

【請求項24】 太いラインは1ミリメートル以上の線 幅を有し、細いラインとは1ミリメートル未満の線幅を 有することを特徴とする請求項23に記載のプリント配 線板。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、プリント配線板で発生 する可能性の有る放射ノイズを効率良く抑えるプリント 配線板の設計方法およびそのような放射ノイズの発生す ることの少ないプリント配線板に関する。

[0002]

【従来の技術】プリント配線板に電源パターンやグラン ドバターンを形成する場合には多層構造とすることがお おい。多層構造のプリント配線板では、内層側に電源パ ターンやグランドパターンを形成する一方、搭載部品等 が装着される表層側に信号パターンを形成する。一方、 両面プリント配線板や片面プリント配線板では信号パタ ーンのない空きスペースを電源パターンやグランドパタ ーンとして形成することが一般的である。

【0003】従来、プリント配線板に形成される電源パ ターンやグランドパターンは、放射ノイズ源として問題 となる信号周波数との関連性について特に考慮していな い。このため、電源パターンが形成された層や、グラン ドパターンが形成された層のインダクタンスが非常にば ら付いており、ある部分のインダクタンスが他の部分に 対して著しく髙くなっているため、ここに直流電流が流 れると電位変動が起こって高レベルの放射ノイズを発生 する原因となる。特に、プリント配線板上のICや発振 器等の能動素子等の間で信号のやり取りが行なわれる と、配線パターンに電流が流れこの電流の周りに磁界が 発生する。また、電流が流れる導体がインピーダンスを もっていれば導体の位置の違いによる電位差が生じ電界 が発生する。これら発生した磁界や電界は遠方へと拡散 放射していく過程で平面波となる。この放射ノイズが他 40 の信号に影響を与え、その他の信号において、反射ノイ ズ、クロストーク、あるいは遅延と行った問題として現 出する。

【0004】従来、放射ノイズによる悪影響を防止する ために、パターン上に抵抗を入れたり、髙周波成分をカ ットするために周波数特性をもったインダクタやキャパ シタを入れたりしていた。しかしながら、このような部 品の後付による防止対策は設計変更やコストアップを招 く。例えば、特公平1-47032号では、図1に示す ように、ブリント基板の裏面において平行な複数のグラ 前記複数の電力リターンラインは、m (≥2) 本の並ん 50 ンドライン121, 121と同じく平行な複数の電源

5

(例えばVoc) ライン122, 122…を設け、表面に 裏面のグランドライン121, 121…と電源ライン1 22, 122…に直交させて平行な複数のグランドライ ン131, 131…と同じく平行な複数の電源ライン1 32, 132…を散けている。図2に示すように、裏面 の各々のグランドライン121は表面のグランドライン 131と交叉点においてスルーホール136によって導 通する。同じく、裏面の各々の電源ライン122は表面 のグランドライン132と交叉点においてスルーホール 134によって導通する。また、電源ラインとグランド ラインとは所定の複数の位置においてノイズ防止用のキ ャパシタを介して互いに接続されている。 この配線基板 は、図1から明らかなように、IC素子を基板状に配置 する目的のために、ICのリードピンを挿入するための 複数のスルーホール150, 150, …が設けられてい る。ICが挿入されるときは、そのICが14ピンを有 するDIP(dual in-line package)タイプの場合には、 電源ピン(14番のピンは)は、図2に示すように、ス ルーホール110に挿入される。隣のICのグランドピ ン (7番ピン) はスルーホール111に挿入される。 [0005]

【発明が解決しようとする課題】しかしながら、本発明 の発明者達がこの従来技術のプリント基板をテストして みたところ、折角ノイズ防止用のキャパシタをこの基板 に散けたにも拘わらず、前述の放射ノイズのレベルが減 少していないことが判明した。これは、ノイズ防止用の キャパシタが同じ I Cの電源ピンとグランドピンとを結 ぶのではなく、異なるICの電源ピンとグランドピンを 結んでいるからである。このためにノイズの抑制効果が 低いのである。

【0006】この原因を調査した結果次のような結論に 到達した。 即ち、 この従来技術では、 図1のようにグラ ンドラインと電源ラインとを互いに直交させて格子状に 配置させるのは、格子間隔をICのパッケージの長さに 対応させるためであり、このような対応関係により、I Cの電源ピンとグランドピン(これらのピンはDIPタ イブのICでは、長手方向の両端にある)とが夫々、ス ルーホール110とスルーホール111に挿入されるこ とを狙っているからである。ところが近年のICは動作 周波数が高く、ICの長手方向の長さ程度の間隔で電源 40 ラインとグランドラインとを配置した場合には、信号ラ インあるいは電源ラインから放射される放射電磁波のレ ベルがかなり大きいのである。 発明者達は、 この髙レベ ルの電磁波の存在が自回路あるいは別の回路に影響を与 え誤動作を引き起こすことを見いだした。

[0007]

【課題を解決するための手段】本発明の目的は、放射ノ イズを効率良く抑制し得るプリント配線板の設計方法あ るいは抑制したプリント配線板を提供することにある。

延散された複数の電源ラインと、この電源ラインの間を 走る信号ラインとが混在するプリント配線板を設計する 方法であって、

a:問題とする周波数を決定し、

b:この周波数に基づいて電源ライン同士において開け るべき間隔を決定することを特徴とする。

【0008】同じ課題を達成するための本発明の設計方 法は、平行に延設された複数の電源ラインと、この電源 ラインの間を走る信号ラインとが混在するプリント配線 板を設計する方法であって、

a:問題とする周波数を決定し、

b:この周波数に基づいて2つの隣り合う電源ラインが 形成する断面積を決定し、 c:この断面積に基づい て前記隣り合う電源ラインにおいて開けるべき間隔を決 定することを特徴とする。

【0009】上配構成の設計方法及び配線板によれば、 電源ライン(例えば、プラス電源線とマイナス電源線) 同士の間隔は問題となる周波数に従って決定されるため に電磁放射ノイズが抑制される。本発明の好適な1態様 によると、前記問題となる周波数を、前記配線板を構成 する材料の誘電率によって補正することを特徴とする。

【0010】本発明の好適な1態様によると、前記配線 板を流れるとされる信号に含まれるであろう高次高調波 の周波数を問題の周波数と定めることを特徴とする。本 発明の好適な一態様に拠れば、この配線板に実装される I C素子立ち上がり特性 tr若しくは立ち下がり特性 tf に基づいて前記問題の周波数を決定する。本発明の好適 な一態様に拠れば、前記問題となる周波数に対応する波 長の略20分の1以下の長さを前記間隔と定める。

【0011】本発明の他の目的は、放射ノイズを効率良 30 く抑制するために、電源ラインとグランドラインあるい は信号ライン間の間隔を適切に設定するというプリント 配線板の設計方法あるいはプリント配線板を提供するこ とにある。この目的を達成するために、本発明の方法 は、前配配線基板は複数の電力供給ラインと複数の電力 リターンラインとを前記電源ラインとして有し、前記間 隔を、互いに隣り合う電力供給ラインと電力リターンラ インの間隔として決定することを特徴とする。

【0012】同じ目的を達成するための本発明のプリン ト配線板は、第1層上に複数の電力供給ラインと複数の 電力リターンラインとが形成されたプリント配線板であ って、前記複数の電力供給ラインと前記複数の電力リタ ーンラインとは、互いに平行に交互に前記第1層上にお いて配設されており、隣り合う電力供給ラインと電力リ ターンラインとの間隔は、この配線基板において問題と なる周波数に基づいて決定されたことを特徴とする。

【0013】本発明の他の目的は、放射ノイズを効率良 く抑制するために、電源ラインとグランドラインの間に 巧みにスルーホールを設けるというプリント配線板の設 上記課題を達成するための本発明の設計方法は、平行に 50 計方法あるいはプリント配線板を提供することにある。

この目的を達成するための本発明の設計方法は、第1の 複数の電源ラインが平行して延設される第1の導電層 と、この第1の導電層から所定距離だけ絶縁層を介して 離間されると共に、第2の複数の電源ラインが平行して 延設される第2の導電層と、前記第1の導電層の前記第 1の複数の電源ラインと前記第2の導電層の前記第2の 複数の電源ラインと前記第2の導電層の前記第2の 複数の電源ラインとが交差する夫々の位置において、交 差する2つの電源ラインを電気的に接続するための複数 のスルーホールを有するプリント配線板を設計する方法 であって、

a:問題とする周波数を決定し、

b:この周波数に基づいて、任意の電源ライン同士を接続する2つのスルーホールの間隔を決定することを特徴とする。

【0014】本発明の他の目的は、太い電源ラインと細 い電源ラインとを組み合わせることにより、電流容量の 確保と最適インダクタンスを両立させたプリント配線板 を提供することにある。この目的を達成するための本発 明のプリント配線板は、第1層上に複数の電力供給ライ ンと複数の電力リターンラインとが形成されたプリント 配線板であって、前記複数の電力供給ラインと前記複数 の電力リターンラインとは、互いに平行に交互に前記第 1層上において配設されており、前記複数の電力供給ラ インは、n(≥2)本の並んだ細いライン毎に1本の太 いラインとからなるパターンを有し、前記複数の電力リ ターンラインは、m(≥2)本の並んだ細いライン毎に 1本の太いラインとからなるパターンを有し、隣り合う 電力供給ラインと電力リターンラインとの間隔は、この 配線基板において問題となる周波数に基づいて決定され たことを特徴とする。

[0015]

【実施例】以下、添付図面を参照しながら本発明に係る プリント配線板の設計方法の実施例について説明し、次 に、その設計方法で設計された基板の構造について説明 する。

〈散計の原理〉後述するように、実施例の設計方法によって設計された基板は、その基板の1つの面に着目すれば1方向に複数の平行ラインが展設され、他の面においても、1方向に複数の平行ラインが展設されている。この結果、両面に展設されたラインは全体的には、格子構造、あるいは立体的には井桁構造を有することとなる。そこで、この格子あるいは井桁の間隔が重要である。以下に説明する設計方法は、2つの異なる観点から、格子あるいは井桁の間隔を決定する原理を説明する。どちらの設計原理を選ぶかは対象となる基板に実現される「回路の性質」による。本明細書において、「回路の性質」とは、

1:ICの出力特性(tr, tf)、

2:基板で使用される信号中の最も高い周波数、

*を言うものとする。従って、この2つの「回路の性質」 に従って散計原理を順に説明する。

8

【0016】 tr, tfに基づく設計

デジタル回路において、その性能に大きな影響を与えるものに、システムの動作周波数とそのシステムに流れる信号の許容される立ち上がり時間/立ち下がり時間特性(以下、簡単にtrおよびtfと呼ぶ)とがある。図3,図4は、夫々、74AC240,74HC240というICデバイスが動作したときの放射ノイズレベルの強度を示す。74AC240のtr,tfは1.4であり、74HC240のそれらは2.0である。これらの図から明らかなように、tr,tfが小さいほど放射電磁波の強度はより高い周波数帯域にまで高いレベルのまま維持されている。即ち、tr,tfが小さいほど(信号中の高周波成分が高いほど)、広い周波数帯域に亘って高レベルの電磁波が放射される。

【0017】電磁波には進行波と定在波とがあるが、発 明者達は、放射ノイズとして最も大きな影響を与えるも のは後者の定在波であることに着目した。定在波におい ては、周波数 (f) と波長 (λ) の間に $f=C/\lambda$ (Cは光速)の関係が有る。定在波は、その波長(λ)ある いは1/22に等しい長さの回路パターンのラインから 多く発生する。即ち、このような長さの回路パターン が、波長んの定在波を放射するアンテナに適合してしま うのである。反対に、回路パターンの長さが1/20 λ以下 であれば、そのパターン上の電位差も、振幅の1/2より も小さくなることを実験的に見いだした。即ち、放射電 磁波の影響による電位差が振幅の1/2以下であれば誤動 作しないような回路システムにおいては、その回路のラ 30 インの長さを1/20 λ以下に抑えればよいのである。図5 に、周波数fの定在波の波長λと、パターンの長さとの 関係を示す。

【0018】どの程度の周波数の定在波が実際の回路システムで問題になるかは、その回路システムにおける実際の回路システムで使われるデバイスの t_r 、 t_{fn} による。近年のI Cの t_r 、 t_{f} は約1 ns以下である。図3、図4に示すように、ノイズレベルの低減程度が2 0dB/octから4 0dB/octに変化する変異点の周波数を、ノイズが問題となる周波数 f_T と考えるべきである。この周波数 f_T は、

 $f_T = 1 / (\pi t_r) \qquad \cdots (1)$

で与えられる。一方、通常、ICからの信号には、この周波数 f_T の 2 倍から 3 倍程度高い周波数成分を含む。従って、この実施例では、ノイズを引き起こす問題とすべき周波数 f_T を、信号中に最大 3 倍程度の周波数成分が含まれるとの前提の下に、

 $f_T = 3 / (\pi t_r) \qquad \cdots \qquad (2)$

と定義する。従って、近年多用される $t_{
m P}$ 、 $t_{
m f}$ が約 $1_{
m IS}$ 以下の I Cについては、問題の周波数は、

(3)

 $f_T=3/(\pi \times 1 \times 10^{-9}) = 1 \text{ (GHz)} \dots$

10

となる。プリント基板の誘電lpha ϵ_r は、その基板が2層 であれば3.0、2層以上の多層であれば4.8であるので、 この誘電性の基板による波長短縮効果を考慮すると、3 式で与えられた1GHzの信号の波長2は約150m程 度となる。前述したように、パターンのライン長を、そ のラインが放射する電磁波の波長2の1/20以下に設定す*

 $1 \leq \alpha \cdot (1/f_T) \cdot (1/20)$

以下に抑えればよい。4式に2式を代入して、 $1 \leq \alpha \cdot \{ (\pi \cdot C \cdot t_{r(f)}) / (3 \cdot 20) \}$ が得られる。最も、必要以上に信号線の長さを短くする ことは却ってコスト増になる場合があるので、その回路 基板上の大部分の回路パターンラインの長さを4式で与 えらる長さに程度に抑えればよいのである。

【0019】回路基板の設計においてはICデバイスの パッケージの配置が優先するので、信号ラインの長さを 制御することは困難な場合が多い。そこで、本実施例で は、電源ライン及びグランドライン間の距離を一定範囲 内に制御し、電源ライン間、あるいはグランドライン 間、あるいは電源ラインとグランドラインの間に信号線 を這わせることにより信号線の長さを制御する。更に、 基板の表面に電源ラインパターンとグランドラインパタ ーンを展設し、さらに同基板の裏面にも電源ラインパタ ーンとグランドラインパターンとを展設し、表面に展設 された電源ラインパターンとグランドラインパターン が、裏面に展設された電源ラインパターンとグランドラ インパターンに対して直交するように配置する。そのう えで、表面の電源ラインと裏面の電源ラインとの交叉点 においてスルーホールを介して両者を導通させ、表面の グランドラインと裏面のグランドラインとの交叉点にお いてスルーホールを介して両者を導通させることによ り、信号ラインと電源/グランドパターン間の距離を実 質的に制御することとする。このような電源ラインとグ ランドラインの配線の例を図9、図10に示す。

【0020】図6、図7は、実施例の設計方法におい て、具体的に信号線の長さを制御することの意義を説明 する。図6は、基板の表面(または裏面)に展設された ループ形状の信号線に電流iが流れる様子を説明する。 同じく、図7は、基板の表面と裏面とに展設された2本 の信号線がスルーホールによって接続されてループを形 成し、そのループを電流iが流れる様子を示す。両図に 40 おいて、ループの断面積をSとすれば、このループを流 れる電流 i によって生成される磁束Φは、

Φ=k·i·S (kは定数)

である。このループによって発生する放射電磁波は磁束 Φの大きさに支配されるから、磁束Φを小さくすること によって電磁波の強度を小さくすることができる。従来 では、前述したように、磁束Φを小さくするために電流 値iを小さくすることを基板設計に際して念頭にいれて いたが、本実施例は面積Sを小さくすることを検討す る。即ち、実施例に係る設計方法は、表面上または裏面 50

*ればその電磁波の強度は急減するので、tp tfが約1 ns以下のICを用いる回路システムでは、その基板上で パターンのライン長を7.5mm (=150mm/20) 以下に抑え ればよいことが分かる。即ち、回路基板の短縮率をαと すると、その回路基板上の信号線の長さ1を、

(4)

上の電源ラインと表面上または裏面上のグランドライン との間隔、あるいは電源ライン同士の間隔、あるいはグ ランドライン同士の間隔を前述の4式に従って定義され た距離とする。

【0021】図8は、基板上に展設された電源ラインV ∞ 2とグランドライン G_{ND} 1との間に実装されたIC1とIC2との間を結ぶ信号線200を示す。電流は、電 源ラインVcc2から両ICに流れ、さらにグランドライ ンGND1に流れ込む。一部の電流は信号線200を介し て流れるであろう。電源ラインVCC2の近傍にさらに電 源ラインVCC1が展設されていたとする。通常、電源ラ インはインピーダンスが低いので電源ラインVcc2と電 源ラインVC1の間には電位差はないと考えられるが、 高密度の回路基板ではインピーダンスを有する。グラン ドラインGND1とグランドラインGND2の間にも電位差 は発生している。従って、電流は一部電源ラインVCC1 から一部グランドラインG_{ND}2へと流れる。ICにとっ ては、電源ラインVCC1もグランドラインGND2も電源 ラインVcc2とグランドラインGND1に対して夫々遠方 にあるものとして存在するから、電源ラインVCC1から 流れ込む電流やグランドラインGND2へと流れ込む電流 が多いということは、図6、図7に関連して説明した電 30 流ループの断面積を大きくすることを意味する。

【0022】そこで、電源ラインV(12) 電源ラインV ☆2との間をスルーホール201で接続して、IC1の 近傍で電源ラインVCC1と電源ラインVCC2を等電位に 近付ける。同じく、グランドラインG_{ND}1とグランドラ インG_{ND}2の間にスルーホール202を設けてIC2の 近傍でグランドラインGND1とグランドラインGND2を **等電位に近付けるのである。このようにすると、IC** 1, IC2さらには信号線200に流れる電流のほとん どは電源ラインVCC2から供給されグランドラインGND 1に還流する。即ち、信号線200に最も近い電源線及 びグランド線を電流が流れるようになる。さらに、表面 と裏面に狭いビッチの井桁状の配線を行なうことによ り、前述のVCCラインやGNDラインをスルーホールによ って接続することによる効果と相俟って、結合が強化さ れて、髙周波電流がIC及び信号線に集中するようにな る。こうすることにより、信号電流のループの断面積を 小さくすることができ、その結果、放射電磁波の強度を 弱めることができる。

【0023】即ち、信号線の近傍に電源ラインあるいは グランドラインを配線するようにすると、その信号ライ

ンと電源ラインあるいはグランドラインとの間の相互インダクタンスがより大きくなり、インピーダンスを低める効果がある。これは、信号ラインとグランドラインのように互いに逆向きの電流が流れる場合、システム全体の実効インダクタンスが低下するという効果があるからである。なお、インダクタンスL、キャパシタンスC、インピーダンスZnの関係は、

 $Z_0 = \{ (R+j\omega L) / (G+j\omega C) \} 1/2$ である。但し、R:抵抗、G:コンダクタンスである。 【0024】回路基板が多層板であれば、内層にベタの 10 グランドパターンを作れば理想的には、

パターンの長さ×層間の厚み

がループの面積となる。しかしながら、パターンがベタの場合には、このベタパターン内の任意のルートをリターン電流が流れるから好ましくない。従って、上述のように、スルーホールによって表面と裏面ラインとを接続する、即ち、表面ラインと裏面ラインとを井桁構造とするという手法を採用する。

【0025】以上は主に磁界に原因するノイズの除去について、断面積Sを小さくするために電源ライン(ある 20 いはグランドライン)間の距離を短くすることについて述べたが、次に、信号ラインの位置の違いによる電位差が原因で発生する電界を抑制する方法を説明する。電位の変動(電圧)は、電流の変化量とその電流の流れるラインのインダクタンスによって決まる。即ち、電位変動 Vは、

$V=L \cdot (di/dt)$

である。このインダクタンスLを小さくできれば、位置の異なる信号線間において発生する電位変動Vは小さくなり、結果的にノイズを生む電界が抑制できる。図9、図10の井桁構造の基板においては、後述するように、グランドライン及び電源ラインのインピーダンスを下げられているので、電位変動は低く抑えられ発生する電界を低く抑えることができる。

【0026】即ち、この実施例の設計方法は、電流ループの断面積の縮小とインダクタンスの低減による電位差の縮小によって放射ノイズを抑制するものである。

信号中の最高周波数に基づく設計

通常、クロック信号のような高速の繰り返し信号は、周 波数が高くなるほど、信号のtr、tfの早さも早いもの 40 が要求され、使用に耐ええるような矩形波を得るために は、通常、元の周波数の50次程度までの高調波含むこ とが必要である。従って、井桁若しくは格子の間隔は、 回路中の最も高い繰り替え信号の周波数の50倍の周波 数に基づいて設計しなければならない。即ち、回路の動 作クロック若しくはその回路中の最も高い周波数の信号 が30MHzならば、その50次高調波は1.5 GHz で、波長はプリント基板上での波長短縮を考えると10 0m程度の長さとなる。従って、100m程度の波長を 有する放射電磁波を発生させないためには、第1の設計 50 方法と同じように、信号線の長さあるいは格子間隔を、その波長の1/20以下(即ち、この例では5㎜以下)に抑えることが必要となる。

【0027】〈散計回路基板の例〉以上が本発明の散計方法の具体的な設計手法を説明した。以下にこの設計手法によって具体的に設計された回路基板の例を図9、図10にしたがって説明する。図9は、上記設計手法によって設計された回路基板11の表面の斜視図を、図10はその表面を拡大した図を示す。図9、図10において、参照番号において、"a"を付せられたものは表面側のものを、"b"を付せられたものは裏面側のものを示すとする。

【0028】図9において、太い線12aはグランド線を、太い線14aは電源線を、また、細い線13aはグランド線を、細い線15aは電源線を示す。即ち、図9において、矩形の両面プリント配線板11の表面Aには、その幅方向の一端側から、3m程度の間隔で複数本のグランドライン13aの夫々が、配線板11の長手方向(図10中、上下方向)に延びており、この複数本のグランドライン13aが相互に平行に並んだ状態で形成されている。これらのグランドライン13aは線幅が1mm未満、好ましくは0.3m程度でよい。2本の細いグランドライン13aの間に一本の電源ライン15aが前記方向に延設されている。即ち、細いグランドライン13aと細い電源ライン15aとが交互に現われるように基板11上に延設されている。

【0029】3本のグランド線12aと3本の電源線15aを一本の太いグランド線12aと一本の太い電源ライン14aが挟むように、グランド線12aと電源ライン14aが基板11上に配設されている。基板11上には、図9に示すように、2本の太い電源線14aと2本の太いグランド線12aが延設されている。即ち、太い電源ライン14aと太いグランドラインは互いに交互に現われるように基板11上に配設されている。太い電源ライン(あるいはグランドライン)は線幅が1mm以上、好ましくは2mm程度でよい。

【0030】同様に、この両面プリント配線板11の表面Aには、線方向他端側(図10中、左端側)から3m程度の間隔で複数本の電源ライン14a,15aがこれらグランドライン12a,13aと平行に並んだ状態で形成されている。これらは、線幅が1mm以上、本実施例では2m程度の太い電源ライン14aと、線幅が1mm未満、本実施例では0.3m程度の細い電源ライン15aとで構成され、隣接する2本の太い電源ライン15aとで構成され、隣接する2本の太い電源ライン15aが並び、全体としてグランドライン12a,13aと電源ライン14a,15aとが1.5mm程度の間隔で交互に配列した状態となっている。従って、図11に示すように、グランドライン(12aあるいは13a)の中心とと電源ライン(14aあるいは15a)中心の間隔は

約1.5㎜となる。

【0031】また、この両面プリント配線板11の裏面 Bにも、複数の太いグランドライン12bと複数の細いグランド13bと、複数の太い電源ライン14bと複数の細い電源ライン15bとが互いに平行になるように延設されている。これらのラインは、表面A上のラインと直交するように裏面B上に延設されている点を除けば、裏面B上の配列パターンはAと同じである。図12にこの裏面の配列パターンを示す。

【0032】表面A上の電源ライン(太いラインと細い 10 ラインを問わず) と裏面B上の電源ライン (太いライン と細いラインを問わず) とはそれらの交差点上において スルーホールによって接続され、表面A上のグランドラ イン(太いラインと細いラインを問わず)と裏面B上の グランドライン(太いラインと細いラインを問わず)と はそれらの交差点上においてスルーホールによって接続 されている。 図10はこれらラインのスルーホールによ る接続状態を示す。図10において、小さな丸と大きな 丸はスルーホールを示す。小さな丸は、同じ電位の、細 いラインと、細いライン若しくは太いラインとを接続す 20 るためのスルーホールを示し、大きな丸は、 同じ電位 の、太いラインと太いラインとを接続するためのスルー ホールを示す。図10において、図示の便宜上、実線は 表面側のラインを、破線は裏面側のラインを示す。ま た、実線のハッチング線が引かれた部分は表面側の太い 電源あるいはグランドラインを、破線のハッチング線が 引かれた部分は裏面側の太い電源あるいはグランドライ ンを示す。

【0033】図13は、スルーホールによる接続を立体的に示す。図11から明らかなように、実施例の配線方 30 法によれば、全てのグランドライン(あるいは全ての電源ライン)において、長手方向において隣接する2つのスルーホールによって区画されたラインの長手方向の長さは3㎜となる。また、図12から明らかなように、全てのグランドライン(あるいは全ての電源ライン)において、横方向において隣接する2つのスルーホールによって区画されたラインの横方向の長さも3㎜となる。

【0034】図9,図10において、20aは表面A上に配設された信号線を、20bは裏面に配設された信号線を示し、これら2つの信号線はスルーホール21によ 40って電気的に接続されている。前述したように、基板11の表面Aにおいても裏面Bにおいても、隣接する電源線とグランド線との間隔は1.5mmである。信号ラインの線幅を例えば0.15mm程度とすれば、最大4~5本程度の信号線を形成しえる。従って、表面も裏面上のいかなる信号線に対しても、1.5mm以下の距離にあるような一組の電源ラインとグランドラインが存在する。また、もし、図14に示すようなIC160が基板11上に設けられているとすると、このIC160からの2本の信号線160,161上のいかなる折れ線部分にも、1.5m 50

■以下の距離にあるような一組の電源ラインとグランドラインが存在する。

【0035】従って、図10~図14のように構成された基板11において、信号線とグランドラインあるいは電源ラインとの間で形成するループの面積が少なくなるので、そのループを通る磁束が減少して放射電磁波の強度が弱められる。さらに、ラインによって形成されるインピーダンスも減少するので基板上で発生する電界強度も弱くなる。

【0036】図15,図16,図17,図18は夫々、電源ライン同士あるいはグランドライン同士を接続する 隣接する2つのスルーホールの間隔を、略0㎜,3㎜, 9㎜,15㎜と変えた時の、その基板における電源ラインとグランドラインの井桁の概略的な外観を示す。 テスト結果

図19は、上記2つのスルーホールの間隔を、略0m, 3m, 9m, 15mと変えた時の、配線板11のグランドラインのインダクタンスの変化を示す。また、図20は、上記2つのスルーホールの間隔を、略0m, 3m, 9m, 15mと変えた時の、グランドラインと電源ライン間のキャパシタンスとの関係を示す。また、図21は、上記2つのスルーホールの間隔を、略0m, 3m, 9m, 15mと変えた時の、グランドラインに信号を流した場合に発生する放射ノイズの変化を示す。

【0037】図19~図21から明らかなように、スル ーホールの間隔をある程度、つまり3㎜程度まで狭くす る方が、めっきスルーホール16,17の間隔を0にし た、いわゆるベタのグランドパターンと同等な特性を得 られることが理解できよう。 図9に示した例では、 グラ ンドライン12a, 12bや電源ライン14a, 14b の線幅を2㎜程度に設定したが、1㎜以上あれば、これ らの電流容量を確保する上で有効であり、低い周波数で のインダクタンスを低くすることができる。逆に、グラ ンドライン13a, 13bや電源ライン15a, 15b の間隔を5㎜以下、特に3㎜程度に設定することによ り、髙い周波数でのインダクタンスを下げることができ る。また、上記例ではグランドライン13a,13bや 電源ライン15a,15bの線幅を0.3㎜程度に設定 したが、1㎜未満であれば後述する信号ラインのレイア ウトを損なう可能性が少なくなる。

【0038】太いラインと細いラインの重複利用 図9の設計例では、グランドラインと電源ラインの双方 において、太い線幅のラインと細い線幅のラインとが適 用されている。これは以下の理由による。太い線幅ライ ンはDC的な電流容量を確保すると共に、低い周波数で のインダクタンスを低くする効果がある。一方、細いラ インは、高い周波数でのインダクタンスを下げ、さら に、細いがゆえに、信号線の合間を縫って小さいサイズ の井桁格子を組むことを可能にするために、放射ノイズ の抑制面において効果がある。 【0039】このように、図9の例では、2つのことなる太さのラインを合わせて使用することにより、互いに補い合う効果を同時に得ることができる。

〈実施例の他の効果〉

①: 従来の通常の多層基板ではグランド層は1層である。電流が高周波になるに従い、表皮効果により、グランド層の表面にしか電流が流れないため、その1層のグランド面の飼箔をいくら厚くしても、高周波インピーダンスは下がらない。ところが上配例の基板では、多層からなる基板において、複数の層において、面状あるいは 10 格子状のグランドパターンを形成している。このために、信号電流に対してグランドリターン電流の多くの並列経路を作る構造になるため、基板全体におけるグランドの高周波インピーダンスは下がることになる。

②:通常基板上のグランドは理想的なグランドではないために、必ずグランドにインダクタンスが存在する。従って実際の基板上で、IC間を流れる信号電流に対してグランドを流れるリターン電流が、このインダクタンスが存在することにより、電圧スパイクを誘起し、その結果、グランドバンスを発生させる。しかしながら、上記20例の基板では、グランド層以外の部分に面状あるいは格子状のグランドパターンを形成することにより、グランドのインダクタンスが小さくなり電圧スパイクも当然小さくなる。その結果グランドバンスが低減される。

③:デジタル信号の電圧波形は通常パルス状の台形波である。出力I Cの出力インピーダンスが信号線の特性インピーダンスより低い場合には、台形波の平坦部に凸凹状の振幅が発生し、これは通常リンギングとよばれている。このリンギングを小さくするには、信号線の特性インピーダンスを小さくすればよい。しかしながら、上記 30 例の基板では、グランド層以外の部分に面状あるいは格子状のグランドパターンを形成することにより、信号線とグランドとの容量結合が大きくなり、信号線の特性インピーダンスが下がる。その結果、伝送波に発生するリンギングが小さくなる。

②:何本かの隣り合った信号線が近接して基板上に存在するとき、その信号線間の容量結合や誘導結合によりクロストークが発生する。この信号線間の容量結合を弱くするには、信号線とグランドの距離をできる限り短くすることが必要である。上記例の基板では、従来の多層板 40 に比べて、当然表層や内層にある信号線とグランドとの距離は短くなり、信号線間の容量結合が弱くなりクロストークが低減される。

【0040】また誘導結合は、信号線とリターングランドで形成される電流ループに比例する。すなわち電流ループが大きければ大きいほど誘導結合は強くなる。当然この電流ループを小さくするには、信号線とグランドの距離を短くする必要がある。先に述べた容量結合の場合と同様、上記例の基板では、従来の多層板に比べ信号線とグランドの距離は短くなり、誘導結合も弱くなりクロ 50

ストークが低減される。

⑤: 基板から発生する電磁波放射ノイズの強度は、信号線とグランドのリターン電流で形成される電流のループ面積の大きさに比例する。したがって、多層板のように、グランド層が存在する構成の基板では、信号線の直下にグランド層が存在するので上述の電流ループが小さくなる。しかしながら、通常の多層基板では、内部層の一面にグランド層を持っていても、それは理想グランドではないので、必ずインダクタンスが存在することにより、グランドのリターン電流は信号線の直下だけでなく、基板全体を拡がりながら流れる。このリターン電流の拡がりを小さくすることが、即ち電磁波の放射ノイズを低減することになる。

16

【0041】しかしながら、上記例の基板では、グランド層以外にもグランドラインが存在し、信号線とグランドとの距離が短くなると同時に、インダクタンスも小さくなり、電磁波の放射ノイズが低減される。

⑥:通常、静電気テストとして、外部からプリント基板 に(例えば、I/Oコネクタに)静電気放電として高電 圧パルスを印加して、部品が実装された基板が誤動作す るかしないかを試験している。

【0042】上記実施例の様な基板構造をとると、グランド層以外にもグランドパターンが形成されるので、信号線とグランドとの結合容量が大きくなる。従って、V=Q/C

の式で、基板のC(容量)が大きくなれば、外部からの 高電圧パルスがQが一定ならば当然誘起される電圧

(V) も小さくなり、基板内での電圧変動が低減され基 板の誤動作が少なくなる。

の:また上記実施例の基板では、電源パターンやグランドパターンを崩すことなく、これらの間に信号パターンを形成することにより、電源インダクタンス分布やグランドインダクタンス分布の低い安定したプリント配線板を得ることができ、放射ノイズ対策や回路の誤動作解析に費やされる時間やコストを大幅に削減できる。

【0043】特に限られた空間に高密度に部品を実装するような場合には、ノイズを抑制するための部品を余分に実装するスペースが無い。また、携帯型コンピュータでは基板の総数を減らすために電源/グランドパターンのための面積を確保できないという問題がある。また、複写機では、装置内の複数の基板がケーブルで接続されていて、そのケーブルがアンテナになり易い等の、その製品特有の条件があるが、上記実施例の基板の高密度実装では放射ノイズを低減することにより高密度実装を可能にならしまえた。

【0044】なお、本実施例ではブリント配線板として 両面プリント配線板11を採用したが、多層プリント配 線板にも本発明を応用できることは言うまでもない。

[0045]

17
【発明の効果】以上説明したように、本発明のプリント
配線板の設計方法及びこの設計方法によって設計された
プリント配線板によれば、放射ノイズを効率良く抑制す
ることができる。具体的には、本発明のプリント配線板
によると、電源ラインあるいはグランドラインを複数の
導体層にてそれぞれ異なる方向に所定間隔で形成し、こ
れらの交差部分をめっきスルーホールを介してそれぞれ
接続したので、電源パターンが形成された導電層や、グ
ランドパターンが形成された導電層のインダクタンスが
均一化され、電源パターンとグランドパターンとの間の
10
キャパシタタンスが上昇する結果、これらからの放射ノ

【0046】また、具体的には、これら電源ラインあるいはグランドラインを、細い線幅のものと複数本のこれら細い線幅の電源ラインあるいはグランドラインを介して並ぶ太い線幅のものとで構成したので、電流容量が不足するような不具合は発生せず、低い周波数のインダクタンスと高い周波数のインダクタンスとをそれぞれ効率良く抑制することができ、放射ノイズ特性に優れたプリント配線を得ることができる。

イズを抑制することができる。

【0047】さらに、具体的には、上述した電源パターンやグランドパターンを崩すことなく、これらの間に信号パターンを形成することにより、電源インダクタンス分布やグランドインダクタンス分布の低い安定したプリント配線板を得ることができ、放射ノイズ対策や回路の誤動作解析に費やされる時間やコストを大幅に削減できる。

【0048】さらに具体的には、特に限られた空間に高密度に部品を実装するような場合には、ノイズを抑制するための部品を余分に実装するスペースが無い。また、携帯型コンピュータでは基板の総数を減らすために電源ノグランドパターンのための面積を確保できないという問題がある。また、複写機では、装置内の複数の基板がケーブルで接続されていて、そのケーブルがアンテナになり易い等の、その製品特有の条件があるが、本発明の高密度実装では放射ノイズを低減することにより高密度実装を可能にならしめた。

【図面の簡単な説明】

【図1】従来例の係るプリント板の構成を示す図。

【図2】 従来例の係るプリント板の構成を示す図。

【図3】本発明の実施例の設計方法において、立ち上が

り、立ち下がり時間が問題になることを説明する図。 【図4】本発明の実施例の設計方法において、立ち上がり、立ち下がり時間が問題になることを説明する図。 【図5】本発明の実施例の設計方法の原理を説明する

【図5】本発明の実施例の設計方法の原理を説明する図。

【図6】本発明の実施例の設計方法の原理を説明する 図。

【図7】本発明の実施例の設計方法の原理を説明する 図。

10 【図8】本発明の実施例の設計方法の原理を説明する図。

【図9】本発明によるプリント配線板を両面プリント配 線板に応用した一実施例の外観を模式的に表す斜視図で ある。

【図10】図9に示した実施例における両面プリント配 線板の拡大平面破断図である。

【図11】図8実施例に係る配線板の表面の形状を示す 図である。

【図12】図8実施例に係る配線板の裏面の形状を示す 20 図である。

【図13】実施例の配線板におけるスルーホールの接続 の様子を示す図である。

【図14】実施例の配線板における電源ラインと信号ラインの夫々のスルーホールによる接続の様子を示す図である。

【図15】電源ラインのパターンの一例を示す図である。

【図16】電源ラインのパターンの一例を示す図である。

30 【図17】電源ラインのパターンの一例を示す図である。

【図18】電源ラインのパターンの一例を示す図である。

【図19】めっきスルーホールの間隔とグランドパター ンのインダクタンスとの関係を表すフラグである。

【図20】めっきスルーホールの間隔と電源パターンおよびグランドパターン間のキャパシタンスとの関係を表すグラフである。


【図21】めっきスルーホールの間隔と放射ノイズとの 40 関係を表すグラフである。

[図1]


【図15】


【図16】

【図17】












【図2】




【図3】




【図4】




【図6】




【図5】



【図7】





【図18】



【図8】


【図9】






[図10]


【図11】






[図12]


【図19】






【図20】


【図13】







【図14】



フロントページの続き

(72)発明者 竹内 靖

東京都大田区下丸子3丁目30番2号 キャ ノン株式会社内 (72)発明者 逢坂 徹

東京都大田区下丸子3丁目30番2号 キャ

ノン株式会社内

(72)発明者 寺山 芳実

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内